国内领先的霍尔元件供应商
全国咨询热线:17312777715

怎样做一块好的PCB板(中)

发布时间:2021-02-22 17:21:56 人气: 来源:霍尔开关

三. 元器件布局的考虑

元器件的布局首先要考虑的一个因素就是电性能,把连线关系密切的元器件尽量放在一起,尤其对一些高速线,布局时就要使它尽可能地短,功率信号和小信号器件要分开。在满足电路性能的前提下,还要考虑元器件摆放整齐、美观,便于测试,板子的机械尺寸,插座的位置等也需认真考虑。

高速系统中的接地和互连线上的传输延迟时间也是在系统设计时首先要考虑的因素。信号线上的传输时间对总的系统速度影响很大,特别是对高速的ECL电路,虽然集成电路块本身速度很高,但由于在底板上用普通的互连线(每30cm线长约有2ns的延迟量)带来延迟时间的增加,可使系统速度大为降低.象移位寄存器,同步计数器这种同步工作部件最好放在同一块插件板上,因为到不同插件板上的时钟信号的传输延迟时间不相等,可能使移位寄存器产主错误,若不能放在一块板上,则在同步是关键的地方,从公共时钟源连到各插件板的时钟线的长度必须相等。

四、对布线的考虑

随着OTNI和星形光纤网的设计完成,以后会有更多的100MHz以上的具有高速信号线的板子需要设计,这里将介绍高速线的一些基本概念。

传输线

印制电路板上的任何一条“长”的信号通路都可以视为一种传输线。如果该线的传输延迟时间比信号上升时间短得多,那么信号上升期间所产主的反射都将被淹没。不再呈现过冲、反冲和振铃,对现时大多数的MOS电路来说,由于上升时间对线传输延迟时间之比大得多,所以走线可长以米计而无信号失真。而对于速度较快的逻辑电路,特别是超高速ECL。

集成电路来说,由于边沿速度的增快,若无其它措施,走线的长度必须大大缩短,以保持信号的完整性。

有两种方法能使高速电路在相对长的线上工作而无严重的波形失真,TTL对快速下降边沿采用肖特基二极管箝位方法,使过冲量被箝制在比地电位低一个二极管压降的电平上,这就减少了后面的反冲幅度,较慢的上升边缘允许有过冲,但它被在电平“H”状态下电路的相对高的输出阻抗(50~80Ω)所衰减。此外,由于电平“H”状态的抗扰度较大,使反冲问题并不十分突出,对HCT系列的器件,若采用肖特基二极管箝位和串联电阻端接方法相结合,其改善的效果将会更加明显。

当沿信号线有扇出时,在较高的位速率和较快的边沿速率下,上述介绍的TTL整形方法显得有些不足。因为线中存在着反射波,它们在高位速率下将趋于合成,从而引起信号严重失真和抗干扰能力降低。因此,为了解决反射问题,在ECL系统中通常使用另外一种方法:线阻抗匹配法。用这种方法能使反射受到控制,信号的完整性得到保证。

严格他说,对于有较慢边沿速度的常规TTL和CMOS器件来说,传输线并不是十分需要的.对有较快边沿速度的高速ECL器件,传输线也不总是需要的。但是当使用传输线时,它们具有能预测连线时延和通过阻抗匹配来控制反射和振荡的优点。1

决定是否采用传输线的基本因素有以下五个。它们是: (1)系统信号的沿速率, (2)连线距离 (3)容性负载(扇出的多少), (4)电阻性负载(线的端接方式); (5)允许的反冲和过冲百分比(交流抗扰度的降低程度)。

2.传输线的几种类型

(1)同轴电缆和双绞线:它们经常用在系统与系统之间的连接。同轴电缆的特性阻抗通常有50Ω和75Ω,双绞线通常为110Ω。

(2)印制板上的微带线

微带线是一根带状导(信号线).与地平面之间用一种电介质隔离开。如果线的厚度、宽度以及与地平面之间的距离是可控制的,则它的特性阻抗也是可以控制的。微带线的特性阻抗Z0为:

 

(3)印制板中的带状线

    带状线是一条置于两层导电平面之间的电介质中间的铜带线。如果线的厚度和宽度、介质的介电常数以及两层导电平面间的距离是可控的,那么线的特性阻抗也是可控的,带状线的特性阻抗为:

 

3.端接传输线

在一条线的接收端用一个与线特性阻抗相等的电阻端接,则称该传输线为并联端接线。它主要是为了获得最好的电性能,包括驱动分布负载而采用的。

有时为了节省电源消耗,对端接的电阻上再串接一个104电容形成交流端接电路,它能有效地降低直流损耗。

在驱动器和传输线之间串接一个电阻,而线的终端不再接端接电阻,这种端接方法称之为串联端接。较长线上的过冲和振铃可用串联阻尼或串联端接技术来控制.串联阻尼是利用一个与驱动门输出端串联的小电阻(一般为10~75Ω)来实现的.这种阻尼方法适合与特性阻抗来受控制的线相联用(如底板布线,无地平面的电路板和大多数绕接线等。

串联端接时串联电阻的值与电路(驱动门)输出阻抗之和等于传输线的特性阻抗.串联联端接线存在着只能在终端使用集总负载和传输延迟时间较长的缺点.但是,这可以通过使用多余串联端接传输线的方法加以克服。

4.非端接传输线

 如果线延迟时间比信号上升时间短得多,可以在不用串联端接或并联端接的情况下使用传输线,如果一根非端接线的双程延迟(信号在传输线上往返一次的时间)比脉冲信号的上升时间短,那么由于非端接所引起的反冲大约是逻辑摆幅的15%。最大开路线长度近似为:

Lmax<tr/2tpd

式中:tr为上升时间

tpd为单位线长的传输延迟时间

5.几种端接方式的比较

并联端接线和串联端接线都各有优点,究竟用哪一种,还是两种都用,这要看设计者的爱好和系统的要求而定。 并联端接线的主要优点是系统速度快和信号在线上传输完整无失真。长线上的负载既不会影响驱动长线的驱动门的传输延迟时间,又不会影响它的信号边沿速度,但将使信号沿该长线的传输延迟时间增大。在驱动大扇出时,负载可经分支短线沿线分布,而不象串联端接中那样必须把负载集总在线的终端。

串联端接方法使电路有驱动几条平行负载线的能力,串联端接线由于容性负载所引起的延迟时间增量约比相应并联端接线的大一倍,而短线则因容性负载使边沿速度放慢和驱动门延迟时间增大,但是,串联端接线的串扰比并联端接线的要小,其主要原因是沿串联端接线传送的信号幅度仅仅是二分之一的逻辑摆幅,因而开关电流也只有并联端接的开关电流的一半,信号能量小串扰也就小。

全极霍尔元件DH463
全极霍尔元件DH627
全极霍尔开关DH452

在线留言

看不清?点击更换看不清?
在线客服
联系方式

热线电话

17312777715

联系人

赵经理

上班时间

周一到周六

二维码
霍尔元件
线